

课程编号 XJ054009

北京理工大学 2011-2012 学年第一学期

2009 级《数字电路》终考试卷(A)

班级 _____ 学号 _____ 姓名 _____ 成绩 _____

得分: 一 _____ 二 _____ 三 _____ 四 _____ 五 _____ 六 _____

一. 填空题 (每空 2 分)

1. $(710.6875)_{10} = (2CB.42)_{16}$
2. $(10011011, 1001)_{2} = (155.5625)_{10}$
3. $(01001010, 1001)_{2} = (10111010, 1100)_{2}$
4. $(10101)_{2} = (11)_{10}$
5. 设二进制数系统的位数 $n = 7$, 则 $(-40)_{10}$ 的二进制补码表示是 $(10111000)_{2}$
6. 3 位二进制减法计数器的最低位所输出的信号序列 (一个周期) 为 101
7. 信息码字 "1000011" 的奇校验位是 0
8. 摩尔型状态机的特点是 输出只与状态有关, 与输入无关
9. 若 $F(A, B, C, D) = \sum m(1, 2, 4, 5, 10)$, 则 $\bar{F}(A, B, C, D) = \prod M(1, 2, 4, 5, 10)$
10. 采用异步置位法所构成的任意模加法计数器, 其输出信号中 可能 (一定可能) 会有 "毛刺" 出现。

二. 简答题



1. 用隐含表法化简 "表题 2-1" 所示状态转换表。
要求: (1) 画出隐含表; (3 分)
(2) 指出等价状态及理由; (4 分)
(3) 画出最简状态转换表。 (3 分)

表题 2-1 状态转换表

$S^* \backslash X$	0	1
$\checkmark S_0$	$S_1/0$	$S_0/1$
$\textcircled{S_1}$	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$
$\checkmark S_3$	$S_4/0$	$S_3/1$
$\textcircled{S_4}$	$S_2/0$	$S_3/0$

$S^* \backslash X$	0	1
S_0	$S_1/0$	$S_0/1$
S_1	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$

A B C D	a	b	c	d	e	f	g
0 0 0 0	1	1	1	1	1	1	0
0 0 0 1	0	1	1	0	0	0	0
0 0 1 0	1	1	0	1	1	0	1
0 0 1 1	1	1	1	1	0	0	1
0 1 0 0	0	1	1	0	0	1	1
0 1 0 1	1	0	1	1	0	1	1
0 1 1 0	1	0	1	1	1	1	1
0 1 1 1	1	1	1	1	0	0	0
1 0 0 0	1	1	1	1	1	1	1
1 0 0 1	1	1	1	1	0	0	0
1 0 1 0	1	1	1	1	1	1	1



② 必要条件: 输入相同输出也相同

状态也要相同

③ S_1, S_4 等价 S_0, S_3 等价

$S^* \backslash X$	0	1
S_0	$S_1/0$	$S_0/1$


若为上沿翻转 则为减法计数器 模 8 计数器

2. 根据“图题 2-2”回答下列问题。

(1) 这是一个什么样的计数器。 3 位二进制异步加法计数器 (共 10 分)

(2) 那些因素可以影响这个计数器成为“加法”或“减法”计数器。(6 分)

$= Q_1-1$
 $= Q_1-1$
 $= Q_1-1$
 $= Q_1-1$




图题 2-2

脉冲发生器

写出图题 3 所示的由译码器、与门、或非门组成电路的输出函数 $F(W, X, Y, Z)$ 的表达式, 图中 154 框外为引脚号。WXYZ

(1) 最小项之和式 (必须有过程);
 (2) 最简与或式 (必须有过程)。

$8+m_{10}$
 $\overline{X}YZ + W\overline{X}YZ$
 $\overline{X}Z(\overline{Y}+Y)$




图题 3

最小项之和式: $F(W, X, Y, Z) = m_8 + m_{10}$

最简与或式: $F(W, X, Y, Z) = \overline{X}YZ + W\overline{X}YZ$

四. 试设计图题 4 所示 8421BCD-7 段显示译码器, 图中译码器输出高有效, 输入 $\overline{A}\overline{B}\overline{C}$ 端 A 为 MSB。

(1) 列出译码器的真值表;
 (2) 用最少的或非门实现 a, d (必须写出设计过程);
 (3) 用 4-1 多路选择器实现 g (必须写出设计过程)。



ABCD	00	01	11	10
0	0	1	0	1
1	1	0	1	0
2	0	1	1	0
3	1	0	0	1
4	0	0	1	1
5	1	1	0	0
6	1	1	1	0

$a = \overline{m}_1 + \overline{m}_4 = \overline{m}_1 + \overline{m}_4$
 $b = \overline{m}_5 + \overline{m}_6 = \overline{m}_5 + \overline{m}_6$

卡诺图

AB	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	1	0
10	1	0	0	1

